듀얼 모드 전압 제어 발진기를 이용한 디스플레이포트 v1.1용 클록 및 데이터 복원회로

Title
듀얼 모드 전압 제어 발진기를 이용한 디스플레이포트 v1.1용 클록 및 데이터 복원회로
Authors
김동균
Keywords
듀얼모드전압제어발진기를이용한디스플레이포트v11용클록및데이터복원회로
Issue Date
2011
Publisher
인하대학교
Abstract
본 논문에서는 새로운 비디오 인터페이스 표준인 디스플레이포트(DisplayPort)에 적용 가능한 2.7Gbps와 1.62Gbps의 두 가지 동작 속도를 만족하는 클록 및 데이터 복원회로(Clock and Data Recovery, CDR)를 기술하였다. 디스플레이포트(DisplayPort)는 VESA(Video Electronics Standards Association)에서 발표한 새로운 비디오 인터페이스 표준으로써 디스플레이포트의 메인 링크(Main Link)는 2.7Gbps와 1.62Gbps의 두 가지 속도를 지원하므로 디스플레이포트(DisplayPort)의 수신단 내의 클록 및 데이터 복원회로(CDR) 역시 이 두 가지의 속도를 지원해야한다. 제안한 클록 및 데이터 복원회로(CDR)의 두 가지 데이터 속도의 변환은 하나의 스위치 변환으로 이루어진다. 이를 위해 하나의 스위치 변환으로 전압 제어 발진기(VCO)의 전체 저항값(Reff)을 변화시켜 같은 전압 제어 발진기 이득(VCO Gain)을 가지면서 출력 주파수를 바꾸어주는 새로운 전압 제어 발진기(VCO)를 제안하였다. 전체 회로 구조는 주파수 고정을 위한 루프(Frequency Tracking Loop)와 위상 고정을 위한 루프(Phase Tracking Loop), 즉 두 개의 루프로 구성된 듀얼-루프(Dual-Loop) 구조이며 절반의 클록 속도를 이용하는 하프-레이트 선형 위상 검출기(Half-Rate Linear PD)를 사용하였다. 또한 기가급 데이터속도에서의 안정적인 동작을 위하여 위상 고정 루프 부분에서는 고속에서 동작 가능한 전류 모드 논리회로(Current Mode Logic, CML)를 이용하였다. 제안한 회로는 SAMSUNG CMOS 0.13㎛ 1폴리-6메탈(1P6M) 공정을 사용하여 설계하였으며 Hspice, Spectre의 시뮬레이션 툴을 이용해 모의실험 및 검증하였다. 모의실험 결과 제안한 회로는 2.7Gbps 데이터 입력에 대하여 7ps, 1.62Gbps 데이터 입력에 대하여 15ps의 출력 지터(Jitter)를 보인다. 칩 측정결과 1.62Gbps 데이터 입력에 대하여 78.05ps의 출력 지터(Jitter)를 보이며, 1.2V 공급전원에서 113mW의 전력소모(입·출력 버퍼 포함)를 보인다.
Description
목 차 국 문 요 약 i 영 문 요 약 ⅱ 그림 목 차 ⅴ 표 목 차 ⅶ 제 1 장 서 론 -1 제 2 장 배경 이론 -3 2.1 디스플레이포트 -3 2.2 클록 및 데이터 복원회로 -6 2.3 클록 및 데이터 복원회로 종류 -8 2.3.1 위상 고정 루프 기반의 클록 및 데이터 복원회로 -8 (1) 기준 클록을 사용하지 않은 위상 고정 루프 기반의 클록 및 데이터 복원회로 -8 (2) 기준 클록을 사용하는 위상 고정 루프 기반의 클록 및 데이터 복원회로 -11 (3) 디지털 위상 고정 루프 기반의 클록 및 데이터 복원회로 -14 2.3.2 지연 고정 루프 기반의 클록 및 데이터 복원회로 -15 2.3.3 위상 고정 루프, 지연 고정 루프 결합 기반의 클록 및 데이터 복원회로 -16 제 3 장 디스플레이포트용 2.7Gbps & 1.62Gbps 듀얼 모드 클록 및 데이터 복원회로 설계 -18 3.1 개요 -18 3.2 클록 및 데이터 복원회로 전체 구조 및 동작원리 -20 3.3 새로운 구조의 듀얼 모드 전압제어발진기 -23 3.4 고정 검출기 -28 3.5 하프-레이트 선형 위상 검출기 -33 3.6 전하 펌프 -37 3.7 베타-멀티플라이어 기준 회로 -40 3.8 위상 및 주파수 검출기 -42 3.9 전류 모드 논리회로 -44 3.10 비율 교정기 -46 3.11 설계 변수 결정 -48 제 4 장 실험 및 고찰 -51 4.1 각 블록 별 모의실험 -51 4.2 칩 모의실험 -66 4.3 칩 측정 환경 및 결과 -71 4.4 오동작 원인 분석 -81 제 5 장 결론 -84 참 고 문 헌 -85
URI
http://dspace.inha.ac.kr/handle/10505/22672
Appears in Collections:
College of Engineering(공과대학) > Electronic Engineering (전자공학) > Theses(전자공학 석박사 학위논문)
Files in This Item:
23687.pdfDownload

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.

Browse