광통신용 40Gb/s Forward Error Correction 아키텍처=

Title
광통신용 40Gb/s Forward Error Correction 아키텍처=
Authors
이승범
Keywords
FEC
Issue Date
2008
Publisher
인하대학교
Abstract
본 논문은 ME 알고리즘의 차수 연산 블록 대신에 다항식의 차수의 편차를 이용하여 제어 신호를 생성하는 pDCME 알고리즘 블록과 새로운 16 채널 RS FEC 구조들을 제시한다. pDCME 알고리즘 블록은 차수 연산 블록을 제거하여 기존의 ME 알고리즘 블록에 비해 17%의 하드웨어 복잡도를 줄일 수 있다. 기존의 직렬 FEC 구조는 4개의 신드롬 계산 블록이 1개의 KES 블록과 연결되는 4채널 FEC구조 2개로 구성되어 있지만 새로운 16채널 직렬
Description
1. 서론 = 1 2. 리드-솔로몬 코드 = 3 2.1. 리드-솔로몬 부호화 = 4 2.2. 리드-솔로몬 복호화 = 5 3. 하드웨어 설계 = 11 3.1. 신드롬 계산 블록 = 11 3.2. Chien Search 블록, Forney 알고리즘 블록 및 오류 정정 블록 = 13 3.3. Key Equation Solver (KES) 블록 = 16 4. 정정 불가능한 블록의 감지 = 27 5. 40Gb/s 급 직렬 리드-솔로몬 FEC 구조 = 2
URI
http://dspace.inha.ac.kr/handle/10505/20021
Appears in Collections:
College of Engineering(공과대학) > Computer Engineering (컴퓨터공학) > Theses(컴퓨터정보공학 석박사 학위논문)
Files in This Item:
19611.pdfDownload

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.

Browse