버니어 지연단을 이용한 25ps, 8비트 게이티드 링 오실레이터 시간-디지털 변환기의 설계

Title
버니어 지연단을 이용한 25ps, 8비트 게이티드 링 오실레이터 시간-디지털 변환기의 설계
Authors
이석원
Keywords
버니어지연단을이용한25ps8비트게이티드링오실레이터시간디지털변환기의설계
Issue Date
2010
Publisher
인하대학교
Abstract
본 논문에서는 디지털 위상고정루프(All-digital PLL)를 구성하는 핵심 블록인 시간-디지털 변환기(Time-to-Digital Converter)를 제안하고 구현하였다. 시간-디지털 변환기(TDC)는 두 신호의 위상 차이를 그에 맞는 디지털 값으로 변환하여 주는 회로이다. 게이티드 링 오실레이터 시간-디지털 변환기(GRO-TDC)의 가장 큰 특성은 구조 자체에서 발생하는 1차 노이즈 쉐이핑(1st order noise-shaping) 특성이
Description
제 1 장 서 론 1 제 2 장 배경 이론 3 2.1 시간-디지털 변환기(TDC) 3 2.2 시간-디지털 변환기의 종류 및 동작원리 4 2.2.1 단일 지연단 시간-디지털 변환기 4 2.2.2 버니어 지연단 시간-디지털 변환기 6 2.2.3 펄스 감소 시간-디지털 변환기 8 2.2.4 시간 증폭기 시간-디지털 변환기 10 2.2.5 기본적인 게이티드 링 오실레이터 시간-디지털 변환기 13 2.2
URI
http://dspace.inha.ac.kr/handle/10505/18232
Appears in Collections:
College of Engineering(공과대학) > Electronic Engineering (전자공학) > Theses(전자공학 석박사 학위논문)
Files in This Item:
18520.pdfDownload

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.

Browse