저 위상잡음 링-전압제어발진기를 이용한 GSM/WCDMA 통신용 이중대역 CMOS 주파수 합성기 설계=

Title
저 위상잡음 링-전압제어발진기를 이용한 GSM/WCDMA 통신용 이중대역 CMOS 주파수 합성기 설계=
Authors
한윤택
Issue Date
2009
Publisher
인하대학교
Abstract
본 졸업논문은 GSM과 WCDMA 이동통신을 위한 듀얼모드 트랜시버 내의 송수신기에 사용되는 주파수를 생성하는 CMOS 주파수 합성기의 설계를 제안 한다. 제안하는 저 위상잡음 링-전압제어 발진기는 CMOS LC-탱크 전압제어발진기와 비교해 인덕터를 사용하지 않아 기생 자성잡음이 없으며, 칩 면적을 최소화 할 수 있어 게이트 길이가 작아지는 공정의 변화의 대응에 빠른 적응이 가능하다. 또한 제안하는 지연단을 이용한 저 위상잡음 링-전압제어 발진기의 구현
Description
제 1 장 서론 = 1 제 2 장 주파수 합성기의 개요 = 7 2.1 위상 동기회로(Phase-Locked Loop : PLL)의 개요 = 7 2.2 PLL의 구성 및 동작원리 = 9 2.3 주파수 합성기의 기본 구조 = 15 2.4 PLL을 이용한 주파수 합성기의 기본 구성 요소 = 17 2.4.1 위상 주파수 검출기(Phase Frequency Detector : PFD) 회로 = 18 2.4.2 전하 펌프 회로와 루프 필터 회로 =
URI
http://dspace.inha.ac.kr/handle/10505/18196
Appears in Collections:
College of Engineering(공과대학) > Electronic Engineering (전자공학) > Theses(전자공학 석박사 학위논문)
Files in This Item:
18484.pdfDownload

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.

Browse